Alım-satım fırsatlarını kaçırıyorsunuz:
- Ücretsiz alım-satım uygulamaları
- İşlem kopyalama için 8.000'den fazla sinyal
- Finansal piyasaları keşfetmek için ekonomik haberler
Kayıt
Giriş yap
Gizlilik ve Veri Koruma Politikasını ve MQL5.com Kullanım Şartlarını kabul edersiniz
Hesabınız yoksa, lütfen kaydolun
36. İşlemci Veriyolunda Talimatları Çalıştırın
36. İşlemci Veriyolunda Talimatları Çalıştırın
Video, toplama işlemlerini gerçekleştirme örneği kullanarak bir CPU veri yolunda hesaplamaların nasıl yürütüldüğünü açıklar. Veri yolu, adresleri kullanarak verileri belleğe yüklemek ve depolamak için yükleme ve depolama birimlerini ve işlemleri gerçekleştirmek için ALU'lar gibi işlevsel birimleri içerir. Video, bellekten veri yükleme, işlemleri gerçekleştirme ve sonuçları yeniden belleğe kaydetme dahil olmak üzere süreci adım adım gösterir. Konuşmacı ayrıca aynı işlevi uygulamak için FPGA'nın nasıl kullanılabileceğini ve donanımdaki mevcut kaynaklardan en iyi şekilde yararlanılabileceğini açıklıyor.
37. FPGA'da Özelleştirilmiş Veri Yolu
37. FPGA'da Özelleştirilmiş Veri Yolu
Video, CPU donanımını açarak ve FPGA'daki veri yolunu özelleştirerek gelişmiş performans için çekirdek işlevini uygulamak üzere bir FPGA kullanmayı açıklar. Kullanılmayan birimleri kaldırarak, sabitleri ve kabloları yükleyerek ve bazı işlemleri yeniden planlayarak, performansı artırmak için yükleme işlemleri eş zamanlı olarak gerçekleştirilebilir. Özelleştirilmiş veri yollarının tasarımı, belirli bir işlev için gerekli işlemleri ve verileri seçerek verimi artırabilir, gecikmeyi ve güç tüketimini azaltabilir. Video, iki vektör üzerinde talebe dayalı toplama örneğini gösterir; sonuç, verimli ardışık düzene izin vermek için aşamalar arasında kayıtlar kullanılarak bellekte depolanır ve arka arkaya eklemeler için sekiz iş öğesinin başlatılmasına olanak tanır.
38. FPGA ve Veri Paralel Çekirdeği için OpenCL
38. FPGA ve Veri Paralel Çekirdeği için OpenCL
Video, OpenCL'nin FPGA mühendislerinin FPGA'lardaki paralel bilgi işlem kaynaklarından yararlanarak FPGA uygulama geliştiricilerinin sayısını artırmak için yazılım mühendisliği kaynaklarını kullanmalarına nasıl olanak tanıdığını açıklıyor. OpenCL'nin programlama modeli, çekirdek adı verilen veri paralel işlevlerini kullanarak paralellik belirtimini etkinleştirir ve her çekirdek, bağımsız veri segmentleri üzerinde paralel hesaplamalar gerçekleştirmek için "genel kimliği al" tarafından belirtilen tanımlayıcılara dayanır. İş parçacıklarının veri kümesinin farklı bölümlerine eriştiği, çalışma gruplarına bölündüğü ve yalnızca aynı çalışma grubu içindeki iş parçacıklarının yerel belleği paylaşabildiği iş parçacıkları ve çalışma grupları kavramı tanıtılır. Bu programlama modeli ile OpenCL, verimli veri paralel işlemeye izin verir.
39. OpenCL Ana Bilgisayar Tarafında Programlama: Bağlam, kuyruklar, bellek nesneleri, vb.
39. OpenCL Ana Bilgisayar Tarafında Programlama: Bağlam, kuyruklar, bellek nesneleri, vb.
Bu eğitim videosu, bağlam, kuyruklar ve bellek nesnelerine odaklanarak OpenCL'deki çeşitli ana bilgisayar tarafı programlama kavramlarını araştırıyor. Çekirdek nesneleri oluşturmak ve çekirdek işlevlerine bağımsız değişkenler iletmek için kullanılan OpenCL'deki iki yeni API'yi, clCreateKernelsInProgram ve clSetKernelArg'ı kapsar. Öğretici ayrıca görüntü nesneleri oluşturmak için clCreateImage API'sinin kullanımını ve görüntü piksellerinin kanal sırası ve kanal türü kullanılarak bellekte nasıl depolandığını tartışır. OpenCL'nin 2B ve 3B görüntüleri nasıl işlediğini, geliştiricilerin clGetMemoryObjectInfo gibi API'leri kullanarak bellek nesneleri hakkında nasıl bilgi toplayabileceklerini ve okuma ve yazma arabellek kaydı, bellek nesnelerini eşleme ve bellek nesneleri arasında veri kopyalama gibi bellek nesnesi işlemlerinin nasıl gerçekleştirileceğini açıklar.
40. FPGA için HDL Tasarım Akışı
40. FPGA için HDL Tasarım Akışı
Bu video, Quartus tasarım yazılımını kullanarak Alan Programlanabilir Kapı Dizilerini (FPGA'lar) geliştirme sürecini açıklamaktadır.
FPGA geliştirme için tasarım metodolojisi ve yazılım araçları açıklanmıştır. Tipik programlanabilir mantık tasarım akışı, bir tasarım spesifikasyonu ile başlar, RTL kodlamasına geçer ve ardından RTL fonksiyonel simülasyonu, ardından tasarımı cihaza özel ilkel öğelere çevirmek için sentez ile devam eder. Mühendisler daha sonra bu ilkelleri belirli bir FPGA içindeki belirli konumlara eşler ve zamanlama analizi yoluyla performans özelliklerini doğrular. Son olarak, tasarım bir FPGA kartına yüklenir ve donanım üzerinde test etmek için hata ayıklama araçları kullanılabilir. Intel FPGA'lar için Quartus tasarım yazılımı, bir sistem tanımıyla başlayan ve mantık sentezi, yer ve rota, zamanlama ve güç analizi ve tasarımın gerçek FPGA'lara programlanması ile devam eden tasarım akışını gerçekleştirmek için kullanılır.
41. OpenCL veri türleri ve cihaz hafızası
41. OpenCL veri türleri ve cihaz hafızası
Video, OpenCL veri türlerini ve cihaz belleğini tartışır. Boole, tamsayı ve kayan nokta türlerini kapsar ve int-ptr, uint-ptr ve ptrdiff-t gibi bellek adreslerinde işlem yapmak için kullanılan belirli veri türlerini açıklar. Ayrıca, işleçlerin her öğeye aynı anda uygulanmasına izin veren, aynı türden birden çok öğe içeren diziler olan vektör veri türlerini ve bunların nasıl kullanılacağını açıklar. Video, harflerin ve sayısal indekslerin, yüksek-düşük ve çift-tek kullanımı dahil olmak üzere bir vektördeki öğelerin nasıl başlatılacağına ve öğelere nasıl erişileceğine ilişkin çeşitli örnekler sunar. Ayrıca bellek hizalamasını ve set kernel bağımsız değişkeninin ve özel çekirdek bağımsız değişkenlerinin nasıl kullanılacağını açıklar.
42. OpenCL vektör ilişkisel işlemleri
42. OpenCL vektör ilişkisel işlemleri
Video, OpenCL çekirdek programlamasını, işleçlerini ve yerleşik işlevlerini tartışıyor. Odak noktası, ilişkisel işleçler ve bunların skaler ve vektörel değerlerle nasıl çalıştıklarıdır. Sabit ve özel bir vektör arasında öğe bazında AND işlemi gerçekleştiren örnek bir çekirdek işlevi olan "op testi" sunulmaktadır. Video, belirli vektör öğelerini mantıksal işlemler kullanarak bir skalerle karşılaştırarak OpenCL'de ilişkisel işlemlerle bir vektörün nasıl uygulanacağını açıklar. Ortaya çıkan vektör, çıkış belleği nesnesine atanan son bir çıkış vektörü oluşturmak için bir while döngüsünde kullanılabilir.
43. OpenCL yerleşik işlevleri: vloadn, seçin
43. OpenCL yerleşik işlevleri: vloadn, seçin
Video, iki temel OpenCL yerleşik işlevini kapsar: vloadn ve select. Vloadn, yığınları bir skaler diziden değerlerle başlatmanıza izin verir ve iki argüman alır: ofset ve skaler diziye bir işaretçi. Öte yandan Seç, iki gruptan belirli öğeleri seçmenize ve bunları yeni bir vektör oluşturmak için kullanmanıza olanak tanır. İşaretli veya işaretsiz tamsayı değerleri içerebilir ve maske öğelerinde yalnızca en önemli bit önemlidir. Öğretici, bu işlevlerin pratikte nasıl çalıştığını gösterir.
44. DPC++'ya Giriş
44. DPC++'ya Giriş
Bu video, karmaşık bilgi işlemin yükünü FPGA'ler ve GPU'lar gibi hızlandırıcılara yükleyen ve OneAPI çerçevesinin bir parçası olan veri paralel programlama için üst düzey bir dil olan DPC++'yı tanıtmaktadır. DPC++, modern C++ ve mimari odaklı performans optimizasyonu kullanarak veri paralel iş yüklerini hızlandırmayı amaçlar. Öğretim görevlisi, veri yönetimi değişkenlerinin nasıl bildirileceğini ve bir komut ve erişimci kullanarak bir aygıtta çekirdek işlevinin nasıl yürütüleceğini gösteren basit bir DPC++ örneği sağlar. Video ayrıca, lambda işlevinin, kendisi dışında bildirilen değişkenlerden bağımsız değişkenleri ve başvuruları nasıl alabildiğini de açıklar.
45. Paralel Olarak Nasıl Düşünülür?
45. Paralel Olarak Nasıl Düşünülür?
Video, örnek olarak matris çarpımını kullanarak paralel programlamayı öğretir. Birden çok satırın ve sütunun bağımsız olarak hesaplanabildiği bu hesaplamadaki paralelliği vurgular. C matrisinde tek bir eleman hesaplamasının uygulanması, paralel hesaplamaya izin veren bir çekirdek işlevi kullanılarak gösterilmiştir. Erişimcilerin kullanımı, aralık ve paralel çekirdek işlevleri ayrıntılı olarak açıklanmaktadır. Aralık değerinin çekirdek işlevine geçirilmesiyle ilgili adımlar tartışılmaktadır. Intel FPGA geliştirme bulutu kullanan bir matris çarpımı demosu da gösterilmiştir.